makefile

从makefile中调用make

如果我的构建工作是从一个干净的shell,它应该可以从另一个Makefile调用它而不解决脚本内部的恐怖!总结以上是DEVMAX为你收集整理的从makefile中调用make全部内容。如果觉得DEVMAX网站内容还不错,欢迎将DEVMAX网站推荐给好友。

makefile – 在子目录中使失败使得不停止构建

我有一个设置,其中make通过一堆子目录并在这些目录中进行.我希望它立即停止构建失败.下面的代码片段说明了这一点.有人能指出我应该如何设置makefile的正确方向,或者有关从顶层到子目录构建的文档?

makefile – 相当于GNU中的pipefail make?

说我有以下文件:buggy_program:Makefile文件:现在,如果我输入make,GNUmake会很高兴地构建file.gz,即使buggy_program退出非零状态.在bash中,如果管道中至少有一个程序出现故障,我可以设置-opipefail使管道出口失败.在GNUmake中有类似的方法吗?解决方法尝试这个

makefile – 将变量从include伪指令传递给sub-make

寻找一些帮助在makefile中将变量从一个级别传递到下一个级别.我有一个源树,需要构建为在各种目标体系结构上运行.为了保持更高级别的makefile干净,我创建了包含特定于体系结构的信息的单独的makefile,并且只包含使用include伪指令所需的那个.稍后在makefile中我转移到另一个目录来构建源文件.构建失败,我发现失败是由未传递的体系结构特定变量引起的.构建代码树的makefile

从makefile内部自动安装包

目标:当用户键入’makepackages’时,自动搜索包libx11-dev,如果没有找到,则安装它.这是我的makefile的精简版:当我输入’makepackages’时,系统会提示我输入超级用户密码.如果输入正确,则会无限期挂起.我正在尝试从makefile中做什么?

变量 – Makefile和$$的使用

所以我有一个Makefile,其中我有以下代码,我试图理解:据我所知,这段代码将尝试找到一些可执行的zip并将这些zip文件解压缩到一个位置.但令我困惑的是$${file_exe}是如何工作的.为什么需要双倍的$$?

makefile中的函数?

我有一堆makefile目标做同样的事情:其中${FILES}和${OUT_FILE}是唯一的变化.我想弄清楚是否可以将这些目标简化为:感谢任何见解.解决方法GNUmake有这个:>http://www.gnu.org/software/make/manual/make.html#Call-Function要定义多行函数,您将使用以下语法:>http://www.gnu.org/software/

makefile – 你怎么做才能缩短编译器行?

解决方法如何使用环境变量?对于更复杂的场景,可以使用包装器来调用编译器,以便实际命令及其参数仅显示在错误或警告上.例如,使用cmake,大部分传统输出已经严重缩减.同样,有可能使用specfileswithgcc.

c – 从现有的Makefile创建CMakeLists文件

我想使用cmake生成C项目的构建文件.我有一个现有的Makefile.使用标准cmake语法生成此Makefile时遇到问题.如何在cmake的TARGET_LINK_LIBRARIES部分中包含标准的C库,如-lstdc-lpthread-lboost_thread-mt?或者这些文件应该包含在ADD_DEPENDENCIES部分中.(要么)有没有一个简单的工具,从Makefile生成一个CM